USCO INGENERIA ELECTRONICA

ELECTRÓNICA DIGITAL I TAREA 4 20-10-23

Los problemas propuestos se deben **presentar escritos con lapicero,** se deben encabezar con: nombre de la Universidad, nombre del programa, nombre del curso, nombre y código del estudiante y la fecha. Se debe transcribir el texto de los problemas.

La tarea se debe entregar el martes 24 de octubre con hora límite 4:05 p.m. en el aula de clase. La pueden presentar en grupos de 2 estudiantes que se correspondan con el mismo tema.

Notas:

1. Tareas donde detecte los mismos errores en uno o más problemas, lo tipifico como   
 copia y serán anuladas por completo.

2. Cada problema se califica como una tarea.

3. El literal a) para los estudiantes cuyo último dígito del código es 0, 3, 7 y 9;   
 literal b) para los estudiantes cuyo último dígito del código es 1, 4 y 6;

literal c) para los estudiantes cuyo último dígito del código es 2, 5 y 8.

1. a) Diseñar solamente las salidas B, D y EO de un codificador de decimal a BCD con entradas activas en bajo incluida la entrada de habilitación y salidas activas en bajo incluida la salida de habilitación. Designar las entradas con la variable I y su respectivo subíndice.

b) Diseñar solamente las salidas A, C y GS de un codificador de decimal a BCD con entradas activas en alto incluida la entrada de habilitación y salidas activas en bajo incluida la salida de grupo. Designar las entradas con la variable I y su respectivo subíndice.

c) Diseñar solamente las salidas A, D y EO de un codificador de decimal a BCD con entradas activas en alto incluida la entrada de habilitación y salidas activas en alto incluida la salida de habilitación. Designar las entradas con la variable I y su respectivo subíndice.

2. a) Diseñar solamente las salidas Y0, Y3 y Y6 de un decodificador de BCD a decimal con una entrada de habilitación activa en alto y salidas activas en bajo. Usar el símbolo lógico del decodificador diseñado para generar la función lógica F=∑W,X,Y,Z(1,2,4,6,7,9). Usar el mínimo de entradas en la compuerta externa y hacer la correspondencia entre las variables de la función lógica y las entradas del decodificador.

b) Diseñar solamente las salidas Y1, Y4 y Y8 de un decodificador de BCD a decimal con una entrada de habilitación activa en bajo y salidas activas en bajo. Usar el símbolo lógico del decodificador diseñado para generar la función lógica F=∏Z,Y,X,W(0,3,5,6,8). Usar el mínimo de entradas en la compuerta externa y hacer la correspondencia entre las variables de la función lógica y las entradas del decodificador.

c) Diseñar solamente las salidas Y2, Y5 y Y9 de un decodificador de BCD a decimal con una entrada de habilitación activa en alto y salidas activas en bajo. Usar el símbolo lógico del decodificador diseñado para generar la función lógica F=∏W,X,Y,Z(0,2,3,5,7,8). Usar el mínimo de entradas en la compuerta externa y hacer la correspondencia entre las variables de la función lógica y las entradas del decodificador.

3. a) Diseñar la salida b de un decodificador manejador de display con entrada de comprobación activa en alto y entrada de borrado activa en bajo y salidas activas en bajo. Diseñar para usar el menor número de C.I.

b) Diseñar la salida d de un decodificador manejador de display con entrada de comprobación y de borrado activas en alto y salidas activas en bajo. Diseñar para usar el menor número de C.I.

c) Diseñar la salida f de un decodificador manejador de display con entrada de comprobación activa en bajo y entrada de borrado activa en alto y salidas activas en bajo. Diseñar para usar el menor número de C.I.